EP2C35F672I8N是Altera（現(xiàn)已經(jīng)被英特爾收購）一款FPGA芯片，代理銷售英特爾芯片-中芯巨能為您提供EP2C35F672I8N中文資料，附上引腳圖。

EP2C35F672I8N中文資料

EP2C35F672I8N產(chǎn)品介紹

EP2C35F672I8N是Cyclone II FPGA 器件。為了確保快速可用性和低成本，Cyclone II FPGA 采用 TSMC 的 90 nm 低 k 介電工藝在 300 mm 晶圓上制造。Cyclone II 器件可以通過最小化硅區(qū)域，以與 ASIC 相當?shù)某杀驹趩涡酒现С謴碗s的數(shù)字系統(tǒng)。與其他為了低成本而犧牲功耗和性能的 FPGA 供應商不同，Altera 最新一代低成本 FPGA — Cyclone II FPGA 的性能比 90 nm FPGA 競爭產(chǎn)品高出 60%，功耗僅為其一半。Cyclone II FPGA 的低成本和優(yōu)化功能集使其成為各種汽車、消費類、通信、視頻處理、測試和測量以及其他終端市場解決方案的理想解決方案。 

EP2C35F672I8N 特性

■ 具有 4,608 至 68,416 個 LE 的高密度架構(gòu) 

M4K 嵌入式內(nèi)存塊 

高達 1.1 Mb 的可用 RAM，無需減少可用邏輯 

每塊 4,096 內(nèi)存位（每塊 4,608 位，包括 512 個奇偶校驗位） 

×1、×2、×4、×8、×9、×16、×18、×32 和 ×36 的可變端口配置 

×1、×2、×4、×8、×9、×16 和 ×18 模式下的真正雙端口（一讀一寫、兩讀或兩寫）操作 ● 字節(jié)使能，可在寫 

運行頻率高達 260 MHz 

■ 嵌入式乘法器 

多達 150 個 18 × 18 位乘法器，每個乘法器均可配置為兩個獨立的 9 × 9 位乘法器，性能高達 250 MHz 

可選的輸入和輸出寄存器 

■ 高級I/O 支持 

高速差分 I/O 標準支持，包括 LVDS、RSDS、mini-LVDS、LVPECL、差分 HSTL 和差分 SSTL 

單端 I/O 標準支持，包括 2.5V 和 1.8V、SSTL I 類和 II 類、1.8V 和 1.5V HSTL I 類和 II 類、3.3V PCI 和 PCI-X 1.0、3.3-、 2.5、1.8 和 1.5V LVCMOS，以及 3.3、2.5 和 1.8V LVTTL 

外圍組件互連特別興趣小組 (PCI SIG) PCI 本地總線規(guī)范，修訂版 3.0 合規(guī)性，適用于 32 位或 64 位接口、33 或 66 MHz 的 3.3 V 操作 

PCI Express 具有外部 TI PHY 和 Altera PCI Express ×1 Megacore? 功能

133 MHz PCI-X 1.0 規(guī)范兼容性

高速外部存儲器支持，包括 DDR、DDR2 和 SDR SDRAM 以及 QDRII SRAM，由 Altera IP MegaCore 功能支持，易于使用

每個 I/O 元件 (IOE) 三個專用寄存器：1 個輸入寄存器、1 個輸出寄存器和 1 個輸出使能寄存器

可編程總線保持功能

可編程輸出驅(qū)動強度功能

從引腳到 IOE 或邏輯陣列的可編程延遲

I/O Bank 分組用于獨特的 VCCIO 和/或 VREF Bank 設置

MultiVolt? I/O 標準支持 1.5、1.8、2.5 和 3.3 接口

熱插拔操作支持

在配置之前和期間，I/O 引腳上具有弱上拉的三態(tài)

可編程開漏輸出

系列片上端接支持

■ 靈活的時鐘管理電路 

分層時鐘網(wǎng)絡可實現(xiàn)高達 402.5 MHz 的性能 

每個器件最多有四個 PLL，提供時鐘乘法和除法、相移、可編程占空比和外部時鐘輸出，從而實現(xiàn)系統(tǒng)級時鐘管理和偏差控制 

全局時鐘網(wǎng)絡中多達 16 條全局時鐘線驅(qū)動整個器件 

■ 設備配置 

快速串行配置允許配置時間小于 100 ms 

解壓縮功能可實現(xiàn)更小的編程文件存儲和更快的配置時間 

支持多種配置模式：主動串行、被動串行、基于JTAG的配置 

支持通過低成本串行配置設備進行配置 

設備配置支持多種電壓（3.3、2.5 或 1.8 V） 

EP2C35F672I8N 引腳圖

如需數(shù)據(jù)手冊、樣片測試、采購、BOM配單等需求，請加客服微信：13310830171。