隨著電子設(shè)備功能不斷增強(qiáng)，時(shí)鐘信號(hào)的要求也越來(lái)越高。時(shí)鐘信號(hào)作為整個(gè)系統(tǒng)的“心臟”，其性能直接影響著系統(tǒng)的整體性能。PLL作為調(diào)頻器件，在時(shí)鐘信號(hào)生成中發(fā)揮著重要作用。如何設(shè)計(jì)一個(gè)高性能的PLL成為系統(tǒng)設(shè)計(jì)人員的重中之重。

PLL設(shè)計(jì)的關(guān)鍵在于電源管理。穩(wěn)定的電源供應(yīng)是PLL正常工作的基礎(chǔ)，電源質(zhì)量的好壞直接影響著PLL輸出時(shí)鐘的穩(wěn)定性。傳統(tǒng)上，PLL采用單一電源供應(yīng)，無(wú)法滿足不同模塊對(duì)電源的需求。此外，單一電源也難以隔離各種電磁干擾，從而影響PLL的時(shí)鐘穩(wěn)定性。

為解決這個(gè)問(wèn)題，我們可以從電源管理模塊入手，為PLL提供多路定制電源。具體來(lái)說(shuō)：

1. 為PLL數(shù)字部分和模擬部分單獨(dú)提供電源。數(shù)字電路對(duì)電源質(zhì)量要求較低，可以直接采用系統(tǒng)電源。而模擬電路對(duì)電源噪聲的容忍度小得多，需要單獨(dú)設(shè)計(jì)低噪聲電源為其供電。

2. 為PLL內(nèi)部關(guān)鍵模擬塊單獨(dú)設(shè)計(jì)電源。例如VCO、頻偏電路等對(duì)時(shí)鐘穩(wěn)定性影響重大的模擬塊，可以考慮單獨(dú)設(shè)計(jì)電源，進(jìn)一步降低其電源噪聲影響。

3. 采用多級(jí)隔離結(jié)構(gòu)優(yōu)化電源布局。例如數(shù)字電路和模擬電路采用不同電源層隔離;關(guān)鍵模擬電路采用單獨(dú)電源島隔離。這樣可以有效降低各電源之間的電磁干擾。

4. 采用低噪聲電源技術(shù)。例如LT3042這樣的低噪聲線性穩(wěn)壓器，可以有效濾除電源中的雜散電磁噪聲。

通過(guò)上述多路定制電源和優(yōu)化電源布局，我們實(shí)現(xiàn)了對(duì)PLL各個(gè)部分電源的精細(xì)管理。這將有效提高PLL的時(shí)鐘穩(wěn)定性，從而幫助設(shè)計(jì)出性能更優(yōu)的PLL。電源管理就是PLL設(shè)計(jì)的重中之重。如需采購(gòu)電源管理芯片、申請(qǐng)樣片測(cè)試、BOM配單等需求，請(qǐng)加客服微信：13310830171。