碳化硅結(jié)型場效應(yīng)晶體管（SiC JFET）因其低導(dǎo)通電阻（RDS.A）而在特定應(yīng)用場景中展現(xiàn)出明顯優(yōu)勢。然而，其常開特性限制了它在需要常關(guān)狀態(tài)的應(yīng)用中的直接使用。為了克服這一局限，研究者提出了一種結(jié)合SiC JFET和低壓硅MOSFET的Cascode配置方案，以實(shí)現(xiàn)常關(guān)開關(guān)模式。

Cascode結(jié)構(gòu)的設(shè)計(jì)原理

Cascode結(jié)構(gòu)通過將一個(gè)SiC JFET與一個(gè)低壓、常關(guān)的硅MOSFET串聯(lián)起來構(gòu)建，其中JFET的柵極連接到MOSFET的源極。這種設(shè)計(jì)使得整個(gè)結(jié)構(gòu)能夠在無外部柵源電壓時(shí)保持關(guān)閉狀態(tài)。具體而言，當(dāng)MOSFET導(dǎo)通時(shí)，其漏源電壓為負(fù)值，這導(dǎo)致JFET柵源電壓接近零，使其進(jìn)入導(dǎo)通狀態(tài)；反之，當(dāng)MOSFET關(guān)斷且存在正向漏源電壓時(shí)，JFET柵源電壓下降至低于閾值電壓而關(guān)斷。

在實(shí)際應(yīng)用中，有兩種主要的物理布局方式：分立式和堆疊式。分立式Cascode采用并排芯片的方式，其中SiC JFET通常通過銀燒結(jié)固定在封裝引線框架上，而MOSFET則安裝在一個(gè)金屬鍍層陶瓷隔離器上，并有兩組獨(dú)立的連接線分別連接JFET源極/MOSFET漏極和MOSFET源極/引腳。相比之下，堆疊式Cascode取消了JFET源極與MOSFET漏極之間的連接線，降低了雜散電感的影響，同時(shí)采用了更細(xì)的連接線來優(yōu)化電氣性能。

特性對(duì)比及優(yōu)勢

用于Cascode結(jié)構(gòu)的MOSFET專門針對(duì)此配置進(jìn)行了優(yōu)化設(shè)計(jì)，具有較低的導(dǎo)通電阻RDS(on)，大約僅為相同條件下SiC JFET的十分之一，并且具備低反向恢復(fù)電荷QRR等優(yōu)點(diǎn)。這些特點(diǎn)使MOSFET能夠有效地控制高電壓條件下的電流流動(dòng)，同時(shí)減少功耗。另一方面，由于大部分開關(guān)和導(dǎo)通損耗集中在JFET上，因此整體系統(tǒng)的效率得到了提升。

值得注意的是，Cascode結(jié)構(gòu)不僅擁有靈活多變的柵極驅(qū)動(dòng)電壓范圍，還提供了更高的增益。在室溫環(huán)境下，該結(jié)構(gòu)的柵極閾值電壓約為5V，無需施加負(fù)電壓即可正常工作。此外，柵極驅(qū)動(dòng)電壓范圍廣泛，可達(dá)±20V，進(jìn)一步增強(qiáng)了電路設(shè)計(jì)的靈活性。更重要的是，即使是在極端的柵源電壓下（如超過8V），其電導(dǎo)率變化也極為有限，這意味著可以通過較小的自舉電壓來驅(qū)動(dòng)整個(gè)系統(tǒng)，從而降低柵極驅(qū)動(dòng)器的成本和能耗。

綜上所述，通過巧妙地結(jié)合SiC JFET和低壓硅MOSFET形成Cascode結(jié)構(gòu)，研究人員成功解決了傳統(tǒng)SiC JFET存在的常開特性問題，實(shí)現(xiàn)了高效的常關(guān)開關(guān)模式。這一創(chuàng)新不僅提升了設(shè)備的整體性能，還在多個(gè)方面展示了優(yōu)越的技術(shù)優(yōu)勢，有望在未來電力電子領(lǐng)域發(fā)揮重要作用。