現(xiàn)貨庫存,2小時發(fā)貨,提供寄樣和解決方案
熱搜關鍵詞:
2023年IEEE國際電子元件會議(IEDM)上,臺積電發(fā)布了進軍至1nm制程的產(chǎn)品規(guī)劃藍圖,這一計劃與英特爾去年透露的規(guī)劃類似。根據(jù)規(guī)劃,臺積電將并行推動3D封裝和單芯片封裝的技術路徑的發(fā)展。預計在2025年,臺積電將完成N2和N2P節(jié)點,使得采用3D封裝的芯片晶體管數(shù)量超過5000億個,而采用傳統(tǒng)封裝技術的芯片晶體管數(shù)量超過1000億個。
臺積電計劃在2027年達到A14節(jié)點,并在2030年達到A10節(jié)點,即1nm制程芯片。屆時,采用臺積電3D封裝技術的芯片晶體管數(shù)量將超過1萬億個,而采用傳統(tǒng)封裝技術的芯片晶體管數(shù)量將超過2000億個。
據(jù)悉,臺積電將使用EUV極紫外光刻、新通道材料、金屬氧化物ESL、自對齊線彈性空間、低損傷低硬化低K銅材料填充等一系列新材料、新技術,并結合CoWoS、InFO、SoIC等一系列封裝技術。
臺積電在會議上還透露,其1.4nm級工藝制程研發(fā)已經(jīng)全面展開。同時,臺積電重申,2nm級制程將按計劃于2025年開始量產(chǎn)。
盡管臺積電的發(fā)展速度有所放緩,但其在半導體代工領域的競爭對手,如三星等公司,仍在不斷努力追趕臺積電在先進制程領域的領先地位。今年六月,三星代工公布了其最新的工藝技術發(fā)展路線圖,計劃在2025年推出2納米制程的SF2工藝,并在2027年推出1.4納米制程的SF1.4工藝。如果這些計劃能夠如期實現(xiàn),三星有可能在與臺積電相似的時間節(jié)點上實現(xiàn)類似的先進工藝水平。